(This position includes requirements from multiple departments, and the specific requirements will vary depending on the department.)
Responsibilities
1. Design, develop, and verify RTL/digital circuits, including synthesis and simulation.
2. Engage in FPGA synthesis, verification, and emulator platform integration.
3. Develop and integrate SoC architecture and high-speed Serdes IO.
4. Perform system integration, ASIC/FPGA verification, and support mass production IC maintenance.
5. Enhance design robustness and verification environment, and support compliance testing for high-speed interfaces.
1. Proficient in ASIC design flow, including UPF, synthesis, STA, and DFT methodologies.
2. Experienced in ASIC/FPGA integration, ARM CPU architecture, and high-speed I/O protocols (PCIe, USB, DDR).
3. Skilled in Verilog/SystemVerilog RTL coding and familiar with scripting languages (TCL, Perl, shell scripts).
4. Knowledgeable in EDA tools (Design Compiler, PrimeTime, Conformal LEC) and advanced process nodes (28nm, 12nm).
5. Familiar with low-power design, SOC DFT implementation, and compliance testing for USB3.2, SATA, PCIe.
出差外派
不需出差
上班時段
日班
遠端工作
現場
上班地點
新北/新竹
休假制度
符合勞基法
可到職日
依面談為主
招募人數
1人
股票與獎金
無
工作經歷
3-5年
學歷要求
大學或同等學歷以上
語言要求
薪資待遇補充說明
固定或變動薪資因個人資歷或績效而異
1、配合專案經理,參與業務方案、業務流程整理及討論,參與技術方案整理 2、參與客製化交付專案前後端功能/介面的研發、測試工作,可以接受專案駐場 3、參與客製化交付類別專案的資料模型的設計與實現,開發/測試/聯調工作 4、參與專案的需求分析及技術方案論證、介面方案編寫及後續專案交付過程中研發過程管控工作 5、保證項目依期依質實現,保障項目的正常穩定運作...
1.負責公司線上線下品牌的VI形象開發設計工作。 2.負責公司線上線下品牌廣告創意與設計工作。 3. 負責公司線上與線下活動的創意與設計工作。 4.根據產業屬性,對使用者的視覺偏好、視覺風格進行研究分析。 參與設計流程與設計規範的製定,保障規範的有效執行。 根據不同的項目,不同的需求,提出合理的傳播創意和視覺解決方案,並將方案執行完成跟進項目的落地。 參與團隊的專業化建構和知識傳播。...